Implementación de un Codificador y Decodificador Reed Solomon (204,188) en una Tarjeta FPGA con el Algoritmo de Euclides Modificado

Autores/as

  • Cristian Oñate Escuela Politécnica Nacional
  • Pablo Lupera Escuela Politécnica Nacional

DOI:

https://doi.org/10.26910/issn.2528-8083vol3issJIEE2018.2018pp35-42p

Palabras clave:

Algoritmo de Euclides modificado, Corrección de errores, Reed Solomon

Resumen

En este artículo se realiza un análisis de la teoría del código Reed-Solomon, para luego describir específicamente la codificación y decodificación del código Reed-Solomon (204, 188) en VHDL. Posterior a eso, se implementó el código descrito en la tarjeta FPGA Virtex 5 XUPV5-LX110T. El diseño del codificador se lo realizó usando su arquitectura genérica, mientras que para el decodificador se usaron como base los algoritmos de Euclides Modificado, Chien y Forney. Finalmente, se verificó su correcto funcionamiento y se determinó la cantidad de recursos utilizados de la tarjeta al implementar el algoritmo estudiado.

Descargas

Los datos de descargas todavía no están disponibles.

Citas

A. Bateman, A Guide to LATEX, España: Marcombo, 2003.

P. Chu, RTL hardware design using VHDL, Hoboken, N.J.: Wiley- Interscience, 2006.

S. Lujan, S. Almagro, A. Cabrera, J. Suardíaz, F. Cerdan, Códigos RS y su aplicación a la capa física de 802.16 en FPGAs, Colombia: Universidad Politécnica de Cartagena. [En línea]. Disponible en: http://repositorio.upct.es/bitstream/handle/10317/2041/crs.pdf;jsessionid=E2390EE86A7EABE6999707C8EDACF9F0?sequence=1.

J. Castiñeira y P. Farrell, Codificación para el control de errores, Mar del Plata, Argentina: Eudem, 2012.

C. Sandoval, A. Fedon, Descripción modular de un esquema de codificación concatenado para corrección de errores con programación de hardwareIngeniare. Revista chilena de ingeniería, 16(3), pp. 310-317, 2008.

M. Serrano, Análisis de un codificador-decodificador Reed-Solomon.Universidad de Sevilla, 2004 [En línea]. Disponible en: http://encore.fama.us.es/iii/encore/search/C SPT.%200912;jsessionid=D7F57127392E53B8338EF44A11E6BEE1?lang=spi

M. Sánchez, Introducción a la programación en VHDLUniversidad Complutense de Madrid. Obtenido de: http://eprints.ucm.es/26200/1/intro VHDL.pdf,Julio, 2014.

C. Oñate Castillo, P. Lupera-Morillo, Implementación de un codificador y decodificador Reed Solomon (204,188) en una tarjeta FPGA con el algoritmo de Euclides modificadotrabajo de titulación de ingeniería, Escuela Politécnica Nacional, 2017 [En línea]. Disponible en: http://bibdigital.epn.edu.ec/handle/15000/18825.

Descargas

Publicado

2018-12-02
Estadísticas
Resumen 237

Cómo citar

Oñate, C., & Lupera, P. (2018). Implementación de un Codificador y Decodificador Reed Solomon (204,188) en una Tarjeta FPGA con el Algoritmo de Euclides Modificado. Journal of Science and Research, 3(JIEE2018), 35–42. https://doi.org/10.26910/issn.2528-8083vol3issJIEE2018.2018pp35-42p

Número

Vol. 3 Núm. JIEE2018 (2018): Edición Especial

Sección

Artículo de Investigación

Licencia

Los autores mantienen los derechos sobre los artículos y por tanto son libres de compartir, copiar, distribuir, ejecutar y comunicar públicamente la obra bajo las condiciones siguientes:
Reconocer los créditos de la obra de la manera especificada por el autor o el licenciante (pero no de una manera que sugiera que tiene su apoyo o que apoyan el uso que hace de su obra).
No utilizar esta obra para fines comerciales.

Declaración de privacidad

Los nombres y direcciones de correo-e introducidos en esta revista se usarán exclusivamente para los fines declarados por esta revista y no estarán disponibles para ningún otro propósito u otra persona.